GOWIN bietet die Andes A25 RISC-V CPU IP und AE350 Subsystem als instantiierte Hard Cores in seinem GW5AST-138 FPGA

San Jose, 29. Aug. 2023 – Andes Technology Corporation (TWSE: 6533; SIN: US03420C2089; ISIN: US03420C1099), ein führender Anbieter von hocheffizienten, stromsparenden 32/64-Bit RISC-V-Prozessor-Kernen und Gründungspremiermitglied von RISC-V International, ist begeistert, die Integration seiner AndesCoreTM A25 RISC-V CPU IP und des AE350 Peripheriesubsystems als Hardcore in den GW5AST-138 FPGA-Chip von GOWIN Semiconductor, dem am schnellsten wachsenden FPGA-Unternehmen der Welt, bekannt zu geben. Diese Integration, eine der ersten kompletten RISC-V-Mikrocontroller in einem FPGA, bietet Designern die Prozessorleistung des A25 und die Peripheriegeräte, die die meisten Prozessoren benötigen, ohne FPGA-Ressourcen zu verbrauchen. So kann das Hardware-Team den FPGA mit ihrem Mehrwertdesign bevölkern, während das Software-Team gleichzeitig Anwendungscode auf der Basis des umfangreichen RISC-V-Ökosystems erstellen kann.

“Andes ist bestrebt, modernste RISC-V-Technologien zu liefern, die Entwicklern die Erstellung innovativer und effizienter Lösungen ermöglichen. Die Integration des A25 RISC-V CPU und des AE350 Peripheriesubsystems als Hardcore in GOWIN Semiconductors GW5AST-138 FPGA markiert einen bedeutenden Meilenstein auf dem Weg zur Verwirklichung dieser Vision”, sagte Andes Nordamerika VP of Sales, Vivien Lin. “Dies stellt einen bedeutenden Meilenstein für die RISC-V-Architektur dar, da es unseren gemeinsamen Kunden eine vielseitige Hardware-Entwicklungsplattform bietet, um ihr ultimatives SoC-Design zu erstellen, zu debuggen und zu verifizieren, bevor sie ihren Netzliste für die Siliziumfertigung festlegen. Für Kunden, die kein SoC benötigen, wird es einen kompletten RISC-V-Computer ermöglichen, der ihre Endanwendungen antreiben kann.”

“In der Arora V Familie integrieren wir die Peripheriegeräte, die ein RISC-V CPU typischerweise benötigt, als Hard-Instantiierungen”, sagt GOWINs Senior Director of Solution Development, Jim Gao. “Wir haben einen vollständig steuerbaren High-Speed-SerDes für Kommunikations-, Videoaggregations- und AI-Computing-Beschleunigungsanwendungen integriert, die sehr hohe Datenraten erfordern. Andere instantiierte Funktionen umfassen Block-RAM-Module mit Unterstützung für ECC-Fehlerkorrektur, leistungsstarke Mehrspannungs-GPIO und eine hochpräzise Taktarchitektur. Diese fest integrierten Funktionen sparen bis zu 138K LUTs des FPGA-programmierbaren Logik für die einzigartige Logikimplementierung des Designers.”

Über den auf RISC-V basierenden GW5AST-138 FPGA:

Der AndesCoreTM A25 Hardcore, der mit 400 MHz läuft, unterstützt die RISC-V P-Erweiterung DSP/SIMD ISA (Entwurf), Gleitkommaarithmetik mit einfacher und doppelter Genauigkeit sowie Bitmanipulationsanweisungen und MMU für Linux-basierte Anwendungen. Die auf AXI/AHB basierende AE350-Plattform verfügt über Level-One-Speicher, Interrupt-Controller, Debug-Modul, AXI- und AHB-Busmatrix-Controller, AXI-to-AHB-Bridge und eine Sammlung grundlegender AHB/APB-Bus-IP-Komponenten, die bereits als Systemdesign integriert sind. DDR3-Controller und SPI-Flash-Controller im FPGA-Logikgatter speichern die 32 KByte I-Cache und D-Cache des A25 nach Cache-Fehlzugriffen. Der externe DDR3 stellt den Datenspeicher bereit, der SPI-Flash enthält den Befehlsspeicher des A25 (Codes werden von SPI-Flash bei Systemstart in DDR3 und Cache kopiert). Neben den fest integrierten Funktionen bietet der GOWIN GW5AST-138 FPGA 138K LUTs für die Implementierung benutzerdefinierter Logik. Die GOWIN EDA bietet eine benutzerfreundliche FPGA-Hardware-Entwicklungsumgebung für die Arora V. Die Umgebung unterstützt mehrere RTL-basierte Programmiersprachen, Synthese, Platzierung und Routierung, Bitstream-Generierung und -Download, Leistungsanalyse und In-Device-Logikanalyse.

Preis und Verfügbarkeit

Der GW5AST-138 FPGA mit SDK mit GOWIN_V1.9.9 Beta-3 ist ab dem 18. August über den Vertrieb erhältlich.

Über GOWIN Semiconductor Corp.

GOWIN Semiconductor Corp. mit Hauptsitz und großer F&E in China wurde 2014 gegründet und hat sich zum Ziel gesetzt, die Innovation von Kunden weltweit mit unseren programmierbaren Lösungen zu beschleunigen. Wir konzentrieren uns darauf, unsere Produkte zu optimieren und Hindernisse für Kunden zu beseitigen, die programmierbare Logikbausteine verwenden. Unser Engagement für Technologie und Qualität ermöglicht es Kunden, die Gesamtkosten des Einsatzes von FPGA auf ihren Produktionsboards zu senken. Unser Angebot umfasst ein breites Portfolio an programmierbaren Logikbausteinen, Entwurfssoftware, geistigem Eigentum (IP) Kernen, Referenzdesigns und Entwicklungskits. Wir sind bestrebt, Kunden in den Märkten Consumer, Industrie, Kommunikation, Medizin und Automobil weltweit zu bedienen.

Über Andes Technology

Andes Technology blickt auf 18 Jahre Geschäftstätigkeit zurück und ist Gründungspremiermitglied von RISC-V International. Das börsennotierte Unternehmen (TWSE: 6533; SIN: US03420C2089; ISIN: US03420C1099) ist führend bei der Bereitstellung von Hochleistungs-/Niedrigleistungs-32/64-Bit-Embedded-Prozessor-IP-Lösungen und treibende Kraft für die Etablierung von RISC-V im Mainstream. Seine V5 RISC-V CPU-Familien reichen von winzigen 32-Bit-Kernen bis hin zu fortschrittlichen 64-Bit-Out-of-Order-Prozessoren mit DSP, FPU, Vektor-, Linux-, Superskalar- und/oder Multi-/Many-Core-Fähigkeiten. Bis Ende 2022 wird das kumulative Volumen der Andes-EmbeddedTM SoCs 12 Milliarden überschritten haben. Weitere Informationen finden Sie unter https://www.andestech.com. Folgen Sie Andes auf LinkedIn, Twitter, Bilibili und YouTube!