GOWIN bietet den Andes A25 RISC-V CPU IP und das AE350 Subsystem als fest implementierte Hard Cores in seinem GW5AST-138 FPGA an

SAN JOSE, Kalifornien, 29. August 2023 – Andes Technology Corporation (TWSE: 6533; SIN: US03420C2089; ISIN: US03420C1099), ein führender Anbieter von hocheffizienten, stromsparenden 32/64-Bit RISC-V Prozessor-Kernen und Gründungspremiermitglied von RISC-V International, freut sich bekannt zu geben, dass sein AndesCoreTM A25 RISC-V CPU IP und das AE350 Peripheriesubsystem als Hardcore implementiert und in den GW5AST-138 FPGA-Chip von GOWIN Semiconductor, dem am schnellsten wachsenden FPGA-Unternehmen der Welt, eingebettet ist. Diese Integration, eine der ersten kompletten RISC-V-Mikrocontroller in einem FPGA, bietet Designern die Prozessorleistung des A25 und die Peripheriegeräte, die die meisten Prozessoren benötigen, ohne FPGA-Ressourcen zu verbrauchen. So kann das Hardware-Team den FPGA mit ihrem Mehrwert-Design bevölkern, während das Software-Team gleichzeitig Anwendungscode auf der Basis des umfangreichen RISC-V-Ökosystems erstellen kann.

“Andes ist bestrebt, modernste RISC-V-Technologien zu liefern, die Entwicklern die Erstellung innovativer und effizienter Lösungen ermöglichen. Die Integration des A25 RISC-V CPU und des AE350 Peripheriesubsystems als Hardcore im GW5AST-138 FPGA von GOWIN Semiconductor markiert einen bedeutenden Meilenstein auf dem Weg zur Verwirklichung dieser Vision”, sagte Andes Nordamerika VP of Sales, Vivien Lin. “Dies stellt einen bedeutenden Meilenstein für die RISC-V-Architektur dar, da es unseren gemeinsamen Kunden eine vielseitige Hardware-Entwicklungsplattform bietet, um ihr ultimatives SoC-Design zu erstellen, zu debuggen und zu verifizieren, bevor sie ihren Netzliste für die Siliziumfertigung festlegen. Für Kunden, die kein SoC benötigen, wird es einen kompletten RISC-V-Computer ermöglichen, der bereit ist, ihre Endanwendungen anzutreiben.”

“In der Arora V Familie integrieren wir die Peripheriegeräte, die eine RISC-V CPU typischerweise benötigt, als feste Instantiierungen”, sagt GOWINs Senior Director of Solution Development, Jim Gao. “Wir haben eine vollständig steuerbare High-Speed-SerDes für Kommunikations-, Videoaggregations- und KI-Beschleunigungsanwendungen integriert, die sehr hohe Datenraten erfordern. Andere instantiierte Funktionen umfassen Block-RAM-Module mit Unterstützung für ECC-Fehlerkorrektur, leistungsstarke Mehrspannungs-GPIO und eine hochpräzise Taktarchitektur. Diese fest integrierten Funktionen sparen bis zu 138K LUTs des FPGA-Programmierlogiks für die einzigartige Logikimplementierung des Designers.”

Über den auf RISC-V basierenden GW5AST-138 FPGA:

Der AndesCoreTM A25 Hardcore, der mit 400 MHz läuft, unterstützt die RISC-V P-Erweiterung DSP/SIMD ISA (Entwurf), Einzel- und Doppelpräzisions-Gleitkomma und Bit-Manipulationsanweisungen sowie MMU für Linux-basierte Anwendungen. Die auf AXI/AHB basierende AE350-Plattform verfügt über Level-One-Speicher, Interrupt-Controller, Debug-Modul, AXI- und AHB-Bus-Matrix-Controller, AXI-to-AHB-Bridge und eine Sammlung grundlegender AHB/APB-Bus-IP-Komponenten, die bereits als Systemdesign vorintegriert sind. DDR3-Controller und SPI-Flash-Controller im FPGA-Gewebe sichern die 32 KByte I-Cache und D-Cache des A25 nach Cache-Fehlschlägen ab. Der außerhalb des Chips befindliche DDR3 bietet Datenspeicher, SPI-Flash enthält den Anweisungsspeicher des A25 (Codes, die von SPI-Flash in DDR3 und Cache beim Booten kopiert werden). Neben den fest integrierten Funktionen bietet das GOWIN GW5AST-138 FPGA-Gewebe 138K LUTs für die Implementierung benutzerdefinierter Logik. Die GOWIN EDA bietet eine benutzerfreundliche FPGA-Hardware-Entwicklungsumgebung für die Arora V. Die Umgebung unterstützt mehrere RTL-basierte Programmiersprachen, Synthese, Platzierung und Routierung, Bitstream-Generierung und -Download, Leistungsanalyse und In-Device-Logik-Analyzer.

Preis & Verfügbarkeit

Der GW5AST-138 FPGA mit SDK mit GOWIN_V1.9.9 Beta-3 ist ab dem 18. August über den Vertrieb erhältlich.

Über GOWIN Semiconductor Corp.

GOWIN Semiconductor Corp. wurde 2014 gegründet und hat seinen Hauptsitz mit großer F&E in China. Wir haben die Vision, die Innovation unserer Kunden weltweit mit unseren programmierbaren Lösungen zu beschleunigen. Wir konzentrieren uns darauf, unsere Produkte zu optimieren und Hindernisse für Kunden zu beseitigen, die programmierbare Logikbausteine verwenden. Unser Engagement für Technologie und Qualität ermöglicht es Kunden, die Gesamtkosten des Eigentums bei der Verwendung von FPGA auf ihren Produktionsboards zu reduzieren. Unser Angebot umfasst ein breites Portfolio an programmierbaren Logikbausteinen, Entwurfssoftware, geistigem Eigentum (IP) Kernen, Referenzdesigns und Entwicklungskits. Wir bemühen uns, Kunden in den Bereichen Consumer, Industrie, Kommunikation, Medizin und Automobil weltweit zu bedienen.

Weitere Informationen über GOWIN finden Sie unter www.gowinsemi.com

Über Andes Technology

Andes Technology blickt auf achtzehn Jahre Geschäftstätigkeit zurück und ist Gründungspremiermitglied von RISC-V International. Andes ist eine börsennotierte Gesellschaft (TWSE: 6533; SIN: US03420C2089; ISIN: US03420C1099) und führender Anbieter von Hochleistungs-/Niedrigleistungs-32/64-Bit-Embedded-Prozessor-IP-Lösungen und treibende Kraft für die Etablierung von RISC-V im Mainstream. Seine V5 RISC-V CPU-Familien reichen von winzigen 32-Bit-Kernen bis hin zu fortschrittlichen 64-Bit-Out-of-Order-Prozessoren mit DSP, FPU, Vektor-, Linux-, Superskalar- und/oder Multi-/Many-Core-Fähigkeiten. Bis Ende 2022 wird das kumulative Volumen der Andes-EmbeddedTM SoCs 12 Milliarden überschritten haben.

Weitere Informationen finden Sie unter https://www.andestech.com

Folgen Sie Andes auf LinkedIn, Twitter, Bilibili und YouTube!

Medienkontakt: Andrew Dudaronek
andrew@gowinsemi.com